Специфікація
ASIC T5L0 | T5L0 ASIC — це малопотужна, економічно ефективна однокристальна двоядерна ASIC з графічним інтерфейсом і прикладною високою інтеграцією, розроблена компанією DWIN Technology для невеликих РК-дисплеїв і масово вироблена в 2020 році. |
Колір | 262 тис. кольорів | ||
Тип LCD | IPS, TFT LCD | ||
Кут огляду | Широкий кут огляду, типове значення 85°/85°/85°/85° (L/R/U/D) | ||
Область відображення(AA) | 70,08 мм (Ш) × 52,56 мм (В) | ||
роздільна здатність | 320×240 | ||
Підсвічування | СВІТЛОДІОДНИЙ | ||
Яскравість | DMG32240F035_01WTC:200 ніт DMG32240F035_01WTCZ01:200ніт DMG32240F035_01WTCZ02:100ніт DMG32240F035_01WTR:150 ніт DMG32240F035_01WN: 250ніт |
Напруга живлення | 3,6~5,5 В | ||
Операція Current | 180mA VCC=5V, максимальне підсвічування | ||
90mA VCC=5V, підсвічування вимкнено |
Робоча температура | -10 ℃ ~ 60 ℃ | ||
Температура зберігання | -20℃~70℃ | ||
Робоча вологість | 10% ~ 90% RH, типове значення 60% RH |
Інтерфейс користувача | 50Pin_0.5mm FPC | ||
Швидкість передачі даних | 3150~3225600 біт/с | ||
Вихідна напруга | Вихід 1; 3,0 ~ 3,3 В | ||
Вихід 0;0~0,3 В | |||
Вхідна напруга (RXD) | Вхід 1;3,3 В | ||
Вхід 0;0~0,5 В | |||
Інтерфейс | UART2: TTL; UART4: TTL;(Доступно лише після налаштування ОС UART5: TTL;(Доступно лише після налаштування ОС) | ||
Формат даних | UART2: N81; UART4: N81/E81/O81/N82; 4 режими (конфігурація ОС) UART5: N81/E81/O81/N82; 4 режими (конфігурація ОС) |
Pin | Визначення | I/O | Функціональний опис |
1 | 5V | I | Джерело живлення, DC3.6-5.5V |
2 | 5V | I | |
3 | GND | GND | GND |
4 | GND | GND | |
5 | GND | GND | |
6 | AD7 | I | 5 вхідних АЦП.Роздільна здатність 12 біт при живленні 3,3 В.Вхідна напруга 0-3,3 В.За винятком AD6, решта даних надсилається до ядра ОС через UART3 у режимі реального часу з частотою дискретизації 16 кГц.AD1 і AD5 можна використовувати паралельно, а AD3 і AD7 можна використовувати паралельно, що дорівнює двом AD з частотою дискретизації 32 кГц.AD1, AD3, AD5, AD7 можна використовувати паралельно, що дорівнює частоті дискретизації AD 64 кГц;дані підсумовуються 1024 рази, а потім діляться на 64, щоб отримати значення AD 64 Гц 16 біт шляхом передискретизації. |
7 | AD6 | I | |
8 | AD5 | I | |
9 | AD3 | I | |
10 | AD1 | I | |
11 | 3.3 | O | Вихід 3,3 В, максимальне навантаження 150 мА. |
12 | SPK | O | Зовнішній MOSFET для керування зумером або динаміком.Зовнішній резистор 10K слід притягнути до землі, щоб забезпечити низький рівень живлення. |
13 | SD_CD | I/O | Інтерфейс SD/SDHC. SD_CK підключає конденсатор 22 пФ до GND поблизу інтерфейсу SD-карти. |
14 | SD_CK | O | |
15 | SD_D3 | I/O | |
16 | SD_D2 | I/O | |
17 | SD_D1 | I/O | |
18 | SD_D0 | I/O | |
19 | ШІМ0 | O | 2 16-розрядних виходу ШІМ.Зовнішній резистор 10K слід притягнути до землі, щоб забезпечити низький рівень живлення. Ядром ОС можна керувати в реальному часі через UART3 |
20 | PWM1 | O | |
21 | P3.3 | I/O | Якщо використовується RX8130 або SD2058 I2C RTC для підключення до обох входів/виходів, SCL слід під’єднати до P3.2, а SDA — до P3.3 паралельно з підтягуванням резистора 10K до 3,3 В. |
22 | P3.2 | I/O | |
23 | P3.1/EX1 | I/O | Його можна використовувати одночасно як вхід зовнішнього переривання 1 і підтримує режими переривання низького рівня напруги або заднього фронту. |
24 | P3.0/EX0 | I/O | Він може використовуватися одночасно як зовнішній вхід переривання 0 і підтримує режими переривання низького рівня напруги або заднього фронту |
25 | P2.7 | I/O | Інтерфейс IO |
26 | P2.6 | I/O | Інтерфейс IO |
27 | P2.5 | I/O | Інтерфейс IO |
28 | P2.4 | I/O | Інтерфейс IO |
29 | P2.3 | I/O | Інтерфейс IO |
30 | P2.2 | I/O | Інтерфейс IO |
31 | P2.1 | I/O | Інтерфейс IO |
32 | P2.0 | I/O | Інтерфейс IO |
33 | P1.7 | I/O | Інтерфейс IO |
34 | P1.6 | I/O | Інтерфейс IO |
35 | P1.5 | I/O | Інтерфейс IO |
36 | P1.4 | I/O | Інтерфейс IO |
37 | P1.3 | I/O | Інтерфейс IO |
38 | P1.2 | I/O | Інтерфейс IO |
39 | P1.1 | I/O | Інтерфейс IO |
40 | P1.0 | I/O | Інтерфейс IO |
41 | UART4_TXD | O | UART4 |
42 | UART4_RXD | I | |
43 | UART5_TXD | O | UART5 |
44 | UART5_RXD | I | |
45 | P0,0 | I/O | Інтерфейс IO |
46 | P0.1 | I/O | Інтерфейс IO |
47 | CAN_TX | O | Інтерфейс CAN |
48 | CAN_RX | I | |
49 | UART2_TXD | O | UART2 (послідовний порт UART0 ядра ОС) |
50 | UART2_RXD | I |